电子Chiplet：提质增效，助力国产半导体弯道超车中泰证券 2023-03-27 附下载_行业研究_报告

电子Chiplet：提质增效，助力国产半导体弯道超车中泰证券 2023-03-27 附下载

#半导体 #电子 #中泰证券

发布机构：中泰证券发布时间：2023-03-27大小：1.54 MB页数：共26页上传日期：2023-03-28语言：中文简体

电子Chiplet：提质增效，助力国产半导体弯道超车中泰证券2023-03-27.pdf

免费阅读10页，购买之后可查看、下载完整报告

摘要：Chiplet定义：将单颗SoC“化整为零”为多颗小芯片（Chip），将多颗Chips进行封装的技术。可分为：1）MCM：Multi-ChipModule，多芯片组件。MCM将多颗裸芯片连接于同一块基板（陶瓷、硅、金属基板），并封装到同一外壳。往下可细分为金字塔堆叠MCM和TSV（硅通孔）堆叠MCM。2）InFO：IntegratedFan-Out，集成扇出封装。InFO指集成多颗进行扇出型封装，所谓扇出（Fan-Out），指Die表面的触点扩展到Die的覆盖面积之外，增加了凸点布置的灵活性并增多了引脚数量。InFO与MCM的区别在于InFO强调扇出封装。3）2.5DCoWoS：ChiponWaferonSubstrate，即从上往下为小芯片-interposer（转接板，硅wafer或其他材料）-IC载板。其与InFO区别在于，2.5DCoWoS多了一层interposer，InFO通常无interposer。需注意，以上三种封装并无严格界限，其区别在于每一种形式侧重的封装要素不同。Chiplet优势：性能提升：3D堆叠。通过堆叠，可以实现单位面积上晶体管数量增加，从而提高算力。存储限制：类似“外挂”，提升存储容量；异构互联：芯片复杂度、集成度可以进一步提升。传统形式下单颗芯片面积很难超过800平方毫米。研发周期：Chiplet可以使得核心芯片（chip）共用，缩短设计周期；成本优化：不同功能芯片实现成本最优制程匹配。

免责声明：
1.本站部分作品是由网友自主投稿和发布、编辑整理上传，对此类作品本站仅提供交流平台，不为其版权负责。
2.如发布机构认为违背了您的权益，请与我们联系，我们将对相关资料予以删除。
3.资源付费，仅为我们搜集整理和运营维护费用，感谢您的支持！

合集服务：
单个细分行业的合集获取请联系行研君：hanyanjun830

上一篇：家用电器23W12周观点：新品专题：激光投影加速布局，扫地机延续微创新德邦证券 2023-03-27 附下载

下一篇：农林牧渔行业周报：关注白鸡和黄鸡板块的投资机会国海证券 2023-03-27 附下载

关于上传者

风月本无界

未认证

这家伙很懒，什么都没有填写！

文档

1098

粉丝

关注